



设计方案名称： CI131X典型应用方案参考设计原理图

方案特点：CI131X芯片，单麦差分麦克风输入、播报音输出功能

应用场景：可广泛应用于有单麦输入、播报音输出需求的终端产品方案

更多资料参考我司官网：<https://document.chipintelli.com>

设计时间：20230615

特别提示：

- 1、启英泰伦提供了全系列芯片的多种应用方案参考设计原理图，可以满足多种应用的需求；
- 2、应用方案进行应用设计时，需结合应用终端的系统特性和具体应用场景，在启英泰伦提供的多种参考设计中，选择最适合终端应用的设计方案进行参考和应用设计优化。
- 3、由于启英泰伦无法掌握所有终端产品的系统特性和应用需求，终端产品在设计验证阶段，均应注意阅读参考设计原理图中的应用说明和设计注意事项，并与我司FAE人员保持充分的沟通。




Title : Front Cover

Size B	Document Number <Doc>	Rev 1.1
Date:	Wednesday, June 28, 2023	Sheet 1 of 3

版本	修改记录	作者
V1.0	初版	启英泰伦
V1.1	RX线路串接电阻改为470欧，功放输入信号参考地采用AGND，优化文字说明	启英泰伦

语音芯片电路



以下应用场景可使用芯片内部的RC振荡器，无需配置外部晶体：


- 1、无串口通讯和OTA功能需求、无需芯片输出高精度PWM、对系统主频精度无要求的应用方案
- 2、需要串口通讯的应用方案：工作环境温度为 $-10^{\circ}\text{C}\sim+70^{\circ}\text{C}$ 、且与上位机串口通讯的波特率 $\leq 115200\text{bps}$
- 3、需要串口通讯的应用方案：工作环境温度为 $-20^{\circ}\text{C}\sim+85^{\circ}\text{C}$ 、且本方案与上位机均采用串口波特率自适应设计

Pin8管脚在芯片内部预置有3.3V上拉，上电时系统将检测该管脚是否被置为3.3V高电平，若是高电平且检测UART0管脚有外部输入的升级信号，芯片即进入升级模式。若该管脚外部接下拉电阻到地，芯片上电时可跳过升级模式检测环节直接进入正常启动模式，以实现系统的快速开机。

Pin16 为模拟IO口，不支持5V电平，其余IO口均可支持开漏上拉至5V电平，此时若需外接5V电平通讯，则需配置5V上拉电阻，且需软件配置为开漏模式，具体配置方法请参阅设计指导文件《[!!! 重要Readme!!! .pdf](#)》最新版本中的说明

PCB设计要求:


- 1、Pin1-Pin4电源管脚的外接电容与对应管脚之间的走线长度不大于3mm，宽度不小于0.3mm，电容接地端与Pin5的之间的接地回路走线长度不大于5mm
- 2、以下网络需预留测试点以用于自动化测试，测试点直径（边长）不小于1.5mm、间距不小于2mm：TX0、RX0、5V、GND、MISCL+、MISCL-、SPK+、SPK-、PG_EN(Pin8)



电源和串口电路

- 1、5V供电电压范围：5V±10%，纹波<300mV，供电电流不小于500mA
- 2、D3和R2组成浪涌防护电路，不可省略

PCB设计要求：所有5V线路的走线宽度不小于0.5mm




串口电路设计注意事项:

- 1、若本设计输出为贴片式语音模组，或上上位机设计为一体板，则串口1用于通讯，串口0预留为升级口
- 2、若本设计输出为独立的插件式语音模组，则串口0用于通讯和升级，串口1预留测试点用于输出打印信息
- 3、若UART1需外接上位机通讯，则TX1串接100欧线路电阻，RX1串接470欧线路电阻
- 4、若本设计输出为贴片式语音模组，或上上位机设计为一体板，D4、D5可NC
- 5、若本设计的输出为插件式语音模组，则D4、D5不可NC
- 5、串口电平配置为5V：R7=10K、R8=10K，且其软件配置需为OD模式
- 6、串口电平配置为3.3V：R7=NC、R8=NC，且其软件配置需为推挽模式
- 6、软件配置IO口状态的方法请参阅设计指导文件《!!! 重要Readme!!!.pdf》最新版本中的说明

ESD管选用注意事项:

- 1、若串口0用于与上位机通讯，ESD管结电容需小于25PF，以满足升级要求。
- 2、若串口1用于与上位机通讯：若波特率为9600，ESD管结电容需小于400PF；若波特率为921600，ESD管结电容需小于50PF
- 3、方案开发阶段或ESD管替换新物料时，需测试UART波形是否有明显失真（正常波形为方波）

MIC电路 (差分MIC输入)



电路设计注意事项:

若应用方案没有EMC测试要求，则C61、C62可NC

PCB设计要求（默认元件层为TOP层）：

- 1、PCB布线时首先设计MIC线路走线，要求走线线路顺畅，最小化走线长度
- 2、MIC电路走线远离其它信号走线，且线路全部在TOP层走线，走线不换层
- 3、MIC走线两边包AGND地，多层板MIC电路单元对面的BOTTOM层覆铜完整的AGND网络铜皮，整个AGND覆铜区域不能有其他信号走线穿过
- 4、D19、D20靠近接口插座放置

铜皮焊点连接

AGND与DGND连接点放BOTTOM层靠近IC放置


AB类功放电路

功放电路设计注意事项:

- 1、根据应用的需求，选择适合的（数字或模拟）功放芯片，按照功放芯片对应的参考电路进行设计
- 2、MUTE信号根据功放型号选择上拉/下拉（上电需静音状态），CI130X芯片与此信号对应的管脚有内部上拉电阻，因此无需再外加上拉电阻。若采用4890功放（低电平静音），则需配置4.7K的接地下拉电阻。
- 3、若设计方案需贴装R6（上电时MUTE管脚被下拉），建议采用4890系列功放

PCB设计要求:

- 2、功放输出的音频信号走线宽度不小于0.5mm



CI131X典型应用方案 参考设计电路图